2023年上半年软件设计师重要知识点10G资料包免费领取

    作者:匿名更新于: 2023-02-26 00:02:37

    软考,您想通过吗?一次通过才是硬道理

      课课家软考学院为2023年上半年软件设计师考生整理了2023年上半年软件设计师重要知识点10G学习资料的内容,希望能帮助考生掌握软件设计师的重要知识点。

      2023年上半年软件设计师重要知识点10G学习资料由课课家软考学院整理,因篇幅有限,本文只展示了部分内容,完整10G学习资料内容请考生点击资料下载查看免费领取。

      2023年上半年软件设计师重要知识点10G学习资料部分内容如下:

      1、码制的表示

    码制 定点整数 定点小数 数码个数
    原码

    -(2n-1-1)+(2n-1-1)

     
     

    -(1-2-(n-1))+(1-2-(n-1))

    2n-1

    反码

    -(2n-1-1)+(2n-1-1)

     
     

    -(1-2-(n-1))+(1-2-(n-1))

    2n-1

    补码

    -2n-1+(2n-1-1)

     
     

    -1+(1-2-(n-1))

    2n

     
    移码  

    -2n-1+(2n-1-1)

     

    -1+(1-2-(n-1))

    2n 

      2、浮点数的表示

      (1)浮点数格式

      阶码决定范围,阶码越长,范围越大;

      尾数决定精度,尾数越长,精度越高。

      (2)浮点数运算过程

      对阶→尾数计算→格式化;

      对阶:小数像大数看齐,尾数右移。

      3、校验码

    检验方式 校验码位数 校验码位置 检错 纠错 校验方式
    奇偶校验 1 一般拼接在头部 可检奇数位错 不可纠错 奇校验:最终1的个数是奇数个;
    偶校验:最终1的个数是偶数个;
    CRC循环冗余校验 生成多项式最高次幂决定 拼接在信息位尾部 可检错 不可纠错 模二除法求余数,拼接作为校验位
    海明校验 2rm+r+1 插入在信息位中间 可检错 可纠错 分组奇偶校验

      4、CPU组成

      CPU主要由运算器、控制器、寄存器组和内部总线等部件组成。

      (1)运算器

      算术逻辑单元ALU:执行算术运算和逻辑运算。

      累加寄存器AC:暂存数据,为ALU提供工作区。

      数据缓冲寄存器DR。

      状态条件寄存器PSW归属有争议。

      (2)控制器

      程序计数器PC:存储下一条要执行指令的地址。

      指令寄存器IR:存储即将执行的指令。

      指令译码器IDO

      时序部件。

      5、CISC与RISC

      CISC(复杂指令集)的特点:指令数量多,指令频率差别大,可变长格式,多种寻址方式,使用微码(微程序)实现,研制周期长。

      RISC(精简指令集)的特点:指令数量少,频率接近,定长格式,单周期,多寄存器寻址,多通用寄存器,硬布线逻辑控制,适用于流水线。有效支持高级程序语言,优化编译。

      6、流水线技术

      流水线建立时间:第1条指令执行时间。

      流水线周期:指令分段后,最长段时间。

      流水线执行时间(默认使用理论公式,无答案时考虑实践公式)。

      理论公式:流水线建立时间+(指令条数-1)*流水线周期。

      实践公式:指令段数*流水线周期+(指令条数-1)*流水线周期。

      吞吐率=指令条数/流水线执行时间。

      最大吞吐率=流水线周期的倒数。

      7、局部性原理

      时间局部性:指程序中的某条指令一旦执行,不久以后该指令可能再次执行,典型原因是由于程序中存在着大量的循环操作。

      空间局部性:指一旦程序访问了某个存储单元,不久以后,其附近的存储单元也将被访问,即程序在一段时间内所访问的地址可能集中在一定的范围内,其典型情况是程序顺序执行。

      8、常见存储器

      (1)按内容存取

      相联存储器(如Cache)

      (2)按地址存取

      随机存取存储器(如内存)

      顺序存取存储器(如磁带)

      直接存取存储器(如磁盘)

      (3)工作方式

      随机存取存储器RAM(如内存DRAM)

      只读存储器ROM(如BIOS)

      9、Cache

      在计算机的存储系统体系中,Cache是(除寄存器以外)访问速度最快的层次。解决CPU与主存之间速度容量不匹配问题。

      Cache与主存映射三种方式:

      冲突率
    (高、折中、低)
    电路复杂度
    (复杂、简单、折中)
    其他
    直接相联映象 简单 对应位置有数据即冲突
    全相联映象 复杂 所有位置有数据即冲突
    组相联映象 折中 折中  

      10、主存编址计算

      内存单元数个数=最大地址+1-最小地址。

      内存编址内容:按字编址(每个存储单元存放内容为机器字长一题干定义)、按字节编址(每个存储单元内容为1字节即8bit)。

      内存总容量=存储单元个数*编址内容。

      内存总容量=单位芯片容量*芯片片数。

      芯片片数=内存总容量/单位芯片容量。

      单位芯片容量=内容总容量/芯片片数。

          课课家教育专注软考培训10年以上,一直坚持自主研发,将丰富的软考培训经验有效融入教程研发过程,自成体系的软考视频教程软考培训教材软考在线题库,使考生的学习更具系统性,辅导更具针对性。想要报考2023年软考的考生现在就可以开始备考了,报名课课家软考各科目考试赠送:辅导教材、历年真题、考前冲剌资料、在线模拟测试题库、老师专属答疑指导等,以保障学员顺利通过考试。

      >>>>>>点击进入软考报名专题

软考软件设计师 更多推荐

课课家教育

未登录